RISC-архитектура: ARMv7 / ARMv8 (AArch64) / ARMv9the RISC architecture: ARMv7 / ARMv8 (AArch64) / ARMv9

ARMARM

Load/store RISC-архитектура в противовес CISC-подходу x86/x64: больше регистров общего назначения, фиксированная длина инструкций, явное разделение памяти и вычислений. Три версии ниже — практически значимые вехи, не полная история ISA. Каркас: 3 карточки, страницы ещё не написаны.A load/store RISC architecture, in contrast to the x86/x64 CISC approach: more general-purpose registers, fixed instruction length, an explicit split between memory and computation. The three versions below are the practically relevant milestones, not the ISA's full history. Skeleton: 3 cards, pages not yet written.

ТемыTopics

ARMv7 (32-бит, legacy)ARMv7 (32-bit, legacy)A32/T32 (Thumb) режимы кодирования инструкций, где до сих пор встречается: старые embedded/IoT, ранние Android-устройства.A32/T32 (Thumb) instruction encoding modes, where it's still found: older embedded/IoT, early Android devices.skeleton ARMv8 / AArch64 (мейнстрим)ARMv8 / AArch64 (mainstream)переход к 64-бит, унифицированный набор регистров (x0–x30), основа современных мобильных и серверных ARM (включая Apple Silicon, AWS Graviton).the move to 64-bit, a unified register set (x0–x30), the basis of modern mobile and server ARM (including Apple Silicon, AWS Graviton).skeleton ARMv9 (текущие расширения)ARMv9 (current extensions)SVE2 (масштабируемые векторные расширения), Confidential Compute Architecture — куда движется архитектура сейчас.SVE2 (Scalable Vector Extension 2), the Confidential Compute Architecture — where the architecture is headed now.skeleton

статусstatus

Это каркас: 3 карточки зафиксированы, страницы ещё не написаны.This is a skeleton: 3 cards are locked in, pages not yet written.